

ADAMS & WILKS

ATTORNEYS AND COUNSELORS AT LAW

17 BATTERY PLACE

SUITE 1231

NEW YORK, NEW YORK 10004

BRUCE L. ADAMS VAN C. WILKS*

JOHN R. BENEFIEL*
FRANCO S. DE LIGUORI
TAKESHI NISHIDA
*NOT ADMITTED IN NEW YORK
*REGISTERED PATENT AGENT

RIGGS T. STEWART (1924-1993)

> TELEPHONE (212) 809-3700

> FACSIMILE (212) 809-3704

November 11, 2005

COMMISSIONER FOR PATENTS P.O. Box 1450

Alexandria, VA 22313-1450

Re: Patent Application of Hiroki WAKE

Serial No. 10/761,954 Examiner: Tan Nguyen

Examiner: Tan Nguyen Docket No. S004-5197

Filing Date: January 21, 2004

Group Art Unit: 2827

SIR:

The above-identified application was filed claiming the right of priority based on the following foreign application(s).

1. Japanese Patent Appln. No. 2003-013801 filed January 22, 2003

Certified copy(s) are annexed hereto and it is requested that these document(s) be placed in the file and made of record.

Respectfully submitted,

ADAMS & WILKS
Attorneys for Applicant(s)

By:

Bruce L. Adams

Reg. No. 25,386

MAILING CERTIFICATE

I hereby certify that this correspondence is being deposited with the United States Postal Service as first-class mail in an envelope addressed to: COMMISSIONER FOR PATENTS, P.O. Box 1450, Alexandria, VA 22313-1450, on the date indicated below.

<u>Debra Buonincontri</u>

Name

Debra Buoningston
Signature

NOVEMBER 11, 2005

Date

PART B - FEE(S) TRANSMITTAL PAGE 2

ADDITIONAL ATTACHMENTS

TRANSMITTAL LETTER (WITH MAILING CERTIFICATE) and CERTIFIED COPY OF JAPANESE PATENT APPLN. NO. 2003-013801

BEST AVAILABLE COPY

CERTIFIED COPY OF PRIORITY DOCUMENT

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出願年月日 Date of Application:

2003年 1月22日

出 願 番 号 Application Number:

特願2003-013801

ST. 10/C]:

[JP2003-013801]

顯 人 **plicant(s):

セイコーインスツルメンツ株式会社

,

2003年12月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

02000982

【提出日】

平成15年 1月22日

【あて先】

特許庁長官

殿

【国際特許分類】

G11C 29/00

【発明者】

【住所又は居所】

千葉県千葉市美浜区中瀬1丁目8番地 セイコーインス

ツルメンツ株式会社内

【氏名】

和気 宏樹

【特許出願人】

【識別番号】

000002325

【氏名又は名称】

セイコーインスツルメンツ株式会社

【代表者】

入江 昭夫

【代理人】

【識別番号】

100096378

【弁理士】

【氏名又は名称】

坂上 正明

【手数料の表示】

【予納台帳番号】

008246

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0103799

【プルーフの要否】

不要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 動作モードを切り換える為の電圧が印加される外部端子と、 前記外部端子と接地電位間に接続された保護トランジスタと、

前記外部端子の電圧を検出し、所定の電圧以上であれば第1の動作モードから 第2の動作モードに切り換える信号を出力する電圧検出回路と、を有し、

前記保護トランジスタは、ドレイン領域がゲート電極で囲まれていることを特 徴とする半導体記憶装置。

【請求項2】 前記電圧検出回路は、前記外部端子と接地電位の間に直列に 接続された複数のMOSトランジスタを有し、

前記直列に接続されたMOSトランジスタ間の接続点から前記信号を出力する ものであり、前記外部端子に接続された前記MOSトランジスタは高耐圧MOS トランジスタであることを特徴とする請求項1に記載の半導体記憶装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、特に、電気的に書き換え可能な不揮発性半 導体メモリ集積回路(以下、EEPROMとする)に関する。また、通常動作モ ードとは異なるテスト用動作モードを備えており、所定の外部端子に通常動作モ ードで推奨する電圧以上の電圧を印加することでテスト用動作モードに切り替え ることのできる回路を備えた半導体記憶装置に関する。

[0002]

【従来技術の説明】

半導体記憶装置において、外部端子に高電圧を印加することによってテスト用 動作モードに切り替わる機能を有するものが存在する。ここで示した高電圧とは 、通常動作モードで印加する範囲の電源電圧より高い電圧を示しており、たとえ ば該ICの最大動作電源電圧が5Vであるならば、5V超の電圧を示しており一 般的には10V程度の電圧を印加するものである。

[0003]

該機能を実現するために、高電圧を検出するための電圧検出回路を内蔵している。前述の例においては該電圧検出回路の検出電圧を5V超10V未満(一般的には9V)となるよう設定することで所定の外部端子に10Vの電圧を印加することで電圧検出回路が検出信号を出力しテスト用動作モードに切り替えることができる。検出電圧は最大動作電源電圧の仕様、使用する半導体プロセスのデバイス特性により決定するため前述の例以外の電圧条件となることも考えられる。

[0004]

高電圧を印加する外部端子は、テスト用動作モードを検出することを唯一の目的とし他の機能を有しない専用の端子である。また、該外部端子は電源電圧印加端子であり、電源電圧印加の目的とテスト用動作モードに切り替えるための電圧検出機能を兼用する端子とすることも可能である。また、該外部端子は入力端子または出力端子または入出力端子であり、該端子に割り当てられた機能とテスト用動作モードに切り替えるための電圧検出機能を兼用する端子とすることも可能である(例えば、特許文献1参照。)。

[0005]

【特許文献1】

特開2002-15599号公報 (第2-4頁、第1図)

[0006]

【発明が解決しようとする課題】

従来のテスト用動作モード検出のため電圧検出回路は以下のような問題がある

$[0\ 0\ 0\ 7\]$

図2はテスト用動作モード検出機能を有した外部端子21、テスト用動作モード用電圧検出回路23、静電気的なノイズが印加した時にICを保護するための保護トランジスタ22を示したブロック図である。

[0008]

図3は一般的な従来の電圧検出回路を示す回路図である。テスト用動作モードに切り替えるために高電圧を印加するパッド31、n個のNMOSトランジスタ

32、抵抗33くインバータ34から構成されている。パッド31とグランド電圧との間に直列にNMOSトランジスタ32と抵抗33が接続されており、抵抗33のハイ電圧側がインバータ34の入力となっている。この回路ではパッド31に直列接続されたn段分のNMOSトランジスタ32の閾値電圧の合計(n×Vth)よりも高い電圧が印加されるとインバータ34が反転し、出力はHレベルからLレベルに変化しテスト用動作モードに切り替わる。

[0009]

図2に示した保護トランジスタ22は、一般的にNMOSでありゲート電圧とソース電圧をグランド、ドレイン電圧をパッドに接続したオフトランジスタである。該保護トランジスタのMOS構造は電圧検出回路で用いたNMOSトランジスタよりもオフトランジスタのドレインブレークダウン耐圧が低いMOS構造のトランジスタを用いることによって、保護すべき内部トランジスタより先に保護トランジスタでブレークダウンし内部回路を保護する機能を有している。

$[0\ 0\ 1\ 0]$

該保護トランジスタのドレイン電圧は、前述のとおり電圧検出回路のパッドに接続されたNMOSのドレインにも接続されている。

$[0\ 0\ 1\ 1]$

このため保護トランジスタのドレインブレークダウン耐圧は、電圧検出回路の 検出電圧よりも低い電圧に設定する必要がある。仮に検出電圧を保護トランジス タのドレインブレークダウン耐圧より高く設定した場合、該ブレークダウン耐圧 以上の電圧を印加しても保護トランジスタでブレークダウンを起こし、ブレーク ダウン耐圧以上の電圧はかからないため電圧検出回路は検出することができず、 それはすなわちテスト用動作モードに切り替えることができないことを示してい る。

$[0\ 0\ 1\ 2]$

図4は、パッドに印加する電圧と電圧検出回路の直列に接続したNMOSトランジスタに流れる電流の関係を示したグラフである。

[0013]

パッドに電圧を印加する電圧を高くすると電圧に応じた電流が電圧検出回路に

流れ、検出電圧・(n×Vth)を印加すると前述のとおりテスト用動作モードに切り替わる。検出電圧より低い電圧では検出電流より少ない電流が電圧検出回路には流れる。

$[0\ 0\ 1\ 4]$

通常動作モードの電源電圧範囲において、該電流は端子のリーク電流となり一般的に該リーク電流はEEPROMのIC仕様として一定電流値以下にする必要がある。特に低温時においてリーク電流は大きくなることから通常動作モードでの電源電圧範囲におけるリーク電流は製品として重要な要素となるものである。

[0015]

さらに検出電圧を高くすると最大動作電圧におけるリーク電流は少なくなり、 検出電圧を低くすると最大動作電圧におけるリーク電流は多くなる。つまりリーク電流を少なくするためにはできる限り検出電圧を高く設定することが不可欠である。

[0016]

該電圧検出回路の設定可能な検出電圧の上限は、前記保護用オフトランジスタのドレインブレークダウン耐圧によって制限されるため該ドレインブレークダウン耐圧を高くする必要がある。

$[0\ 0\ 1\ 7\]$

しかし、該ドレインブレークダウン耐圧はMOSのゲート酸化膜厚やドレインの拡散濃度、フィールドの濃度をはじめとする半導体プロセスによって決定されるものであり、既に形成された半導体プロセスを使用する場合において容易にドレインブレークダウン耐圧のみを高くすることは不可能である。

[0018]

リーク電流が多くなる問題は、動作温度範囲が広く、特に低温で動作可能な I Cにおいて問題となる場合が多い。

[0019]

また、通常動作モードでの電源電圧範囲が広く、特に最大動作電圧の高いIC において問題になる場合が多い。

[0020]

また、保護トランジスタとして使用するオフトランジスタのドレインブレーク ダウン耐圧が低い場合、特に問題となる場合が多い。

[0021]

また、電圧検出回路を構成するNMOSトランジスタのサブスレッショルド電流が多い場合、特に問題になることが多い。

[0022]

【課題を解決するための手段】

そこで本発明は、上記問題を解決するために以下の手段を用いた。

本願発明にかかる半導体記憶装置は、テスト用動作モードに切り換える為の電圧が印加される外部端子と、前記外部端子と接地電位間に接続された保護トランジスタと、前記外部端子の電圧を検出し、テスト用動作モードに切り換える信号を出力する電圧検出回路と、を有し、前記保護トランジスタは、ドレイン領域がゲート電極で囲まれていることを特徴とする。

$[0\ 0.2\ 3]$

さらに、前記電圧検出回路は、前記外部端子と接地電位の間に直列に接続された複数のMOSトランジスタを有し、前記直列に接続されたMOSトランジスタ間の接続点から前記信号を出力するものであり、前記外部端子に接続された前記MOSトランジスタは高耐圧MOSトランジスタであることを特徴とする。

[0024]

【本発明の実施の形態】

本発明の実施の形態を説明する。図1は、ドレインブレークダウン耐圧を高く することを目的とした保護トランジスタの平面図である。

[0025]

図1に記したトランジスタは電気的にメタル電極12に接続されたゲート電極13により電気的に分離されたドレイン領域10とソース領域11にそれぞれコンタクト14を配置し、ドレイン領域10とソース領域11を、それぞれコンタクト14を介してメタル電極12に接続して所望の電気特性を得るものである。

[0026]

このトランジスタは外部端子に直接接続されているため、外部からのノイズが

直接印加されノイズ耐性に優れた特性を有する。

[0027]

本発明ではドレイン領域10をゲート電極13で囲んだ構成とした。本構成を 用いることによりドレイン領域10と素子分離領域との電気的な分離は、チャネ ル長方向端部のゲート電極13の電界効果を有するジャンクションダイオードで 保たれているため、ノイズや静電気の電流経路の均一性が得られている。これに よりドレインブレークダウン耐圧を向上させることができる。

[0028]

テスト用動作モードの切り替えを用とした電圧検出回路が備えられた外部端子の保護トランジスタに本発明によるトランジスタレイアウトを採用することにより、該電圧検出回路の検出電圧を高く設定することができ、延いては端子リーク電流を低減させた回路を実現することができるものである。

[0029]

本発明は、保護トランジスタのゲート領域となるレイアウトを変更する簡易な 修正により、結果として端子リーク電流を容易な手段にて実現することが可能で ある。半導体プロセスのプロセスバイアスを一切変更することがなく目的を達成 できる。

[0030]

図5に、本発明を適用した実施例を示す。図5はテスト用動作モードに切り替えるための高電圧を印加する外部端子51、該外部端子51に接続した静電気的なノイズが印加した時ICを保護するための保護トランジスタ52、テスト用動作モードに切り替えるための高電圧を検出するための電圧検出回路53で構成している。

[0031]

電圧検出回路53は、外部端子にNMOSトランジスタ54のドレインが接続されており、該NMOSトランジスタ54のソースには飽和結線されたPMOSトランジスタ55が接続されており、該PMOSトランジスタ55のドレインにはPMOSトランジスタ56が接続されており、該PMOSトランジスタ56のゲート電圧はグランドである。該PMOSトランジスタ56のドレインはNMO

Sデプレッショントランジスタ57が接続され該NMOSデプレッショントランジスタ57のゲート電圧はグランドであり、一定電流59を流すことができる。PMOSトランジスタ56は、NMOSトランジスタ54とPMOSトランジスタ55とによって発生する電圧分がバックゲート電圧となりPMOSトランジスタ56の閾値電圧は高くなる。外部端子にバックゲート効果分を考慮したPMOSトランジスタ56の閾値以上の電圧を印加するとPMOSトランジスタ56にオン電流が流れる。該オン電流が前記一定電流59よりも大きくなると、インバータ58の出力はHレベルからLレベルに変化し、テスト用動作モードに切り替わる。

[0032]

NMOSトランジスタ54は高耐圧MOSで構成されており、該トランジスタのドレインジャンクションブレークダウン耐圧は一般的に20V程度と高い。

[0033]

前記保護トランジスタ52は低耐圧MOSで構成されており、一般的には該トランジスタのドレインジャンクションブレークダウン耐圧は12V程度である。本発明によるレイアウト構成を使用した保護トランジスタを用いることによりドレインジャンクションブレークダウン耐圧は1Vあるいは3V程度向上させることができる。

[0034]

【発明の効果】

以上、本願発明によれば、テスト動作モードでの端子リーク電流を低減した半 導体記憶装置の提供が可能となる。

【図面の簡単な説明】

【図1】

本発明の保護トランジスタ平面図を示す図である。

【図2】

本発明の構成するブロック図を示す図である。

【図3】

従来の電圧検出回路を示す図である。

。【図4】'

電圧検出回路の特性グラフを示す図である。

【図5】


本発明の実施の形態1の構成を示す図である。

【符号の説明】


- 11 ソース領域
- 12 メタル電極
- 13 ゲート領域
- 14 コンタクト領域

【書類名】 図面


【図1】




【図2】




【図3】* * *



【図4】



【図5】 * * *





【要約】

【課題】 テスト動作モードでの端子リーク電流を低減した半導体記憶装置の提供。

【解決手段】 動作モードでの端子リーク電流を低減するために、テスト用外部端子に接続した静電気的なノイズが印加した時 I Cを保護するための保護トランジスタのゲート電極となるポリシリコン層をドレイン端にオーバーラップさせたレイアウトにし静電耐圧保護トランジスタのブレークダウン電圧を向上させることを特徴としている。

【選択図】 図1

特願2003-013801

出願人履歴情報

識別番号

[000002325]

1. 変更年月日 [変更理由]

住所氏名

1997年 7月23日

名称変更

千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツルメンツ株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.